NVIDIA bringt CUDA-Q Logical für fehlertolerantes Quantencomputing

• NVIDIA kündigte am 14. September 2026 CUDA-Q Logical an, eine Orchestrierungsschicht für die quelloffene CUDA-Q-Plattform, die auf Anwendungen für fehlertolerante Quantencomputer mit logischen Qubits zielt^[1]
• Der Start erfolgte auf der IEEE Quantum Week 2026, die in dieser Woche im Metro Toronto Convention Centre begann und vom 13. bis 18. September läuft; NVIDIA ist dort mit Stand, Tutorials und einer Keynote von Krysta Svore vertreten^[2][3][4]
• Fermilab verkürzte damit die Entwicklung fehlertoleranter Algorithmen von fünf Monaten auf drei Wochen – eine 7-fache Beschleunigung –, und Iceberg Quantum modellierte Diraqs Qubits so, dass 1.000 logische Qubits aus 150.000 physischen entstehen, rund 10-mal weniger als Diraqs frühere Schätzung^[1]
• Genutzt wird es bereits von Fermilab, Infleqtion, IQM Quantum Computers, QCDesign, Quantum Motion und den Sandia National Laboratories^[1]
• Infleqtion validierte mit einer Early-Access-Version und der eigenen qLDPC-Bibliothek einen Code mit hoher Rate, der etwa sechs physische Datenqubits pro logischem Qubit benötigt – etwa eine fünffach bessere Coderate als ein Vergleich mit Surface Code^[5]
• Sandias neuer QUOPS-Benchmark, der den Fortschritt hin zu Quantenanwendungen im Nutzungsmaßstab misst, ist in CUDA-Q verfügbar; erste QUOPS-Ergebnisse umfassten QPUs von Google, IBM und Quantinuum^[1]
• Die Mitteilung nennt zudem Ökosystemarbeiten zu NVQLink (Anyon Computing, Quandela, Quantum Machines), NVIDIA Ising (Diraq) sowie Anwendungen von IonQ, MITRE, Phasecraft, UCLA und Caltech^[1]

Wichtige Funktionen

• Forschende können die Komponenten einer fehlertoleranten Anwendung entwerfen und orchestrieren und zwischen Algorithmen, Fehlerkorrekturcodes und Hardware-Architekturen wechseln, um unabhängig vom Qubit-Typ die beste Konfiguration zu finden^[1]
• Ein erweiterbarer, umzielbarer Compiler, der logische Programme über eine eingeschränkte logische virtuelle Maschine auf QEC-Mikrocode, physische Gate-Zeitpläne und Echtzeit-Steuerungspläne herunterbricht und dabei die Nachvollziehbarkeit auf jeder Ebene bewahrt^[3][6]
• Jede Ressourcenschätzung leitet sich direkt aus Compiler-Artefakten statt aus analytischen Formeln ab, sodass Architekturen auf gleicher Grundlage verglichen werden können^[6]
• QEC-Codes, Ausführungsmodelle, Decoder und Hardware-Architekturen lassen sich als modulare Erweiterungen einbinden; das System arbeitet mit CUDA-Q und anderen Frontends zusammen^[6]
• Kostenlos und quelloffen über GitHub verfügbar, mit einer QUOPS-Referenzimplementierung in CUDA-Q^[1]