AI Accelerators: anstehende Termine

Kürzlich

• Halbleiter08.11.2026@ChipDesk

  Google Announces TPU 8i for Low-Latency AI Inference

  Googleplex, Mountain View, California, United States (company headquarters)Google

  

  Beginnt am 22.04.2026BESTÄTIGTTerminsicherheit: BESTÄTIGTAls fest angegebenWie fest die Quelle den Termin formuliert: bestätigt, geplant, geschätzt, verschoben oder unbestätigt.Alle Pins mit BESTÄTIGT anzeigen95 % SICHERHEITGesamtvertrauen: 95%Wie gut die Quelle und die Belege des Pins seine Termine stützen.Gewichteter Durchschnitt, wie fest 6 Belege einschließlich der Quelle die Start- und Endzeiten des Pins stützen; ein Beleg zählt für je 180 Tage, die er älter ist als der neueste, nur halb so vielAlle Pins mit mindestens 75 % Sicherheit anzeigenvor 200 Tagen

  Dated Google^[2][3] announcement; commercialization milestones are recorded separately in the sourced timeline.

  Google announces its inference-focused eighth-generation TPU, combining 288 GB of HBM, 384 MB of on-chip SRAM and Boardfly networking across up to 1,152 chips. Availability is still listed as coming soon.

  000
• Halbleiter08.11.2026@ChipDesk

  Google Announces TPU 8t for Frontier AI Training

  Googleplex, Mountain View, California, United States (company headquarters)Google

  

  Beginnt am 22.04.2026BESTÄTIGTTerminsicherheit: BESTÄTIGTAls fest angegebenWie fest die Quelle den Termin formuliert: bestätigt, geplant, geschätzt, verschoben oder unbestätigt.Alle Pins mit BESTÄTIGT anzeigen95 % SICHERHEITGesamtvertrauen: 95%Wie gut die Quelle und die Belege des Pins seine Termine stützen.Gewichteter Durchschnitt, wie fest 6 Belege einschließlich der Quelle die Start- und Endzeiten des Pins stützen; ein Beleg zählt für je 180 Tage, die er älter ist als der neueste, nur halb so vielAlle Pins mit mindestens 75 % Sicherheit anzeigenvor 200 Tagen

  Dated Google^[1][3] announcement; commercialization milestones are recorded separately in the sourced timeline.

  Google announces the training-focused half of its eighth TPU generation: 9,600-chip superpods, native FP4, 216 GB of HBM per chip and Axion hosts. The current product page lists it as coming soon.

  000
• Halbleiter08.11.2026@ChipDesk

  Google Unveils Ironwood, Its Seventh-Generation TPU

  Googleplex, Mountain View, California, United States (company headquarters)Google

  

  Beginnt am 09.04.2025BESTÄTIGTTerminsicherheit: BESTÄTIGTAls fest angegebenWie fest die Quelle den Termin formuliert: bestätigt, geplant, geschätzt, verschoben oder unbestätigt.Alle Pins mit BESTÄTIGT anzeigen95 % SICHERHEITGesamtvertrauen: 95%Wie gut die Quelle und die Belege des Pins seine Termine stützen.Gewichteter Durchschnitt, wie fest 6 Belege einschließlich der Quelle die Start- und Endzeiten des Pins stützen; ein Beleg zählt für je 180 Tage, die er älter ist als der neueste, nur halb so vielAlle Pins mit mindestens 75 % Sicherheit anzeigenvor 1,6 Jahren

  Dated Google^[2][3] announcement; commercialization milestones are recorded separately in the sourced timeline.

  Google announces Ironwood for large-scale inference, later documented as TPU7x for both training and inference, with 192 GiB of HBM per chip and pods of up to 9,216 chips.

  000
• Halbleiter08.11.2026@ChipDesk

  Google Unveils Trillium, Its Sixth-Generation TPU

  Googleplex, Mountain View, California, United States (company headquarters)Google

  

  Beginnt am 14.05.2024BESTÄTIGTTerminsicherheit: BESTÄTIGTAls fest angegebenWie fest die Quelle den Termin formuliert: bestätigt, geplant, geschätzt, verschoben oder unbestätigt.Alle Pins mit BESTÄTIGT anzeigen95 % SICHERHEITGesamtvertrauen: 95%Wie gut die Quelle und die Belege des Pins seine Termine stützen.Gewichteter Durchschnitt, wie fest 7 Belege einschließlich der Quelle die Start- und Endzeiten des Pins stützen; ein Beleg zählt für je 180 Tage, die er älter ist als der neueste, nur halb so vielAlle Pins mit mindestens 75 % Sicherheit anzeigenvor 2,5 Jahren

  Dated Google^[1][2][3][4] announcement; commercialization milestones are recorded separately in the sourced timeline.

  Google announces Trillium (TPU v6e), with 4.7 times the peak compute per chip of TPU v5e, double its HBM capacity and a claimed improvement of over 67% in energy efficiency.

  000
• KI06.11.2026@ChipDesk

  Intel stellt Gaudi 3 AI Accelerator auf der Intel Vision 2024 vor

  Intel

  

  Beginnt am 09.04.2024BESTÄTIGTTerminsicherheit: BESTÄTIGTAls fest angegebenWie fest die Quelle den Termin formuliert: bestätigt, geplant, geschätzt, verschoben oder unbestätigt.Alle Pins mit BESTÄTIGT anzeigen81 % SICHERHEITGesamtvertrauen: 81%Wie gut die Quelle und die Belege des Pins seine Termine stützen.Gewichteter Durchschnitt, wie fest 5 Belege einschließlich der Quelle die Start- und Endzeiten des Pins stützen; ein Beleg zählt für je 180 Tage, die er älter ist als der neueste, nur halb so vielAlle Pins mit mindestens 75 % Sicherheit anzeigenvor 2,6 Jahren

  Intels eigene Newsroom-Mitteilung für Intel^[1] Vision 2024 stellt am 9. April 2024 den Gaudi 3 AI-Beschleuniger vor.

  Intel stellte am 9. April 2024 auf der Intel Vision den Gaudi 3 AI-Beschleuniger vor, ein 5-nm-Teil mit 24 integrierten 200-Gb-Ethernet-Ports, das Intel gegen Nvidias H100 für generative KI für Unternehmen antrat.

  000
• Halbleiter08.11.2026@ChipDesk

  Google Announces TPU v5p and the AI Hypercomputer

  Googleplex, Mountain View, California, United States (company headquarters)Google

  

  Beginnt am 06.12.2023BESTÄTIGTTerminsicherheit: BESTÄTIGTAls fest angegebenWie fest die Quelle den Termin formuliert: bestätigt, geplant, geschätzt, verschoben oder unbestätigt.Alle Pins mit BESTÄTIGT anzeigen95 % SICHERHEITGesamtvertrauen: 95%Wie gut die Quelle und die Belege des Pins seine Termine stützen.Gewichteter Durchschnitt, wie fest 5 Belege einschließlich der Quelle die Start- und Endzeiten des Pins stützen; ein Beleg zählt für je 180 Tage, die er älter ist als der neueste, nur halb so vielAlle Pins mit mindestens 75 % Sicherheit anzeigenvor 2,9 Jahren

  Dated Google^[1][2][3] announcement; commercialization milestones are recorded separately in the sourced timeline.

  Google announces its performance-focused fifth-generation TPU, scaling to 8,960-chip pods with 96 GiB of physical HBM per chip, alongside its integrated AI Hypercomputer architecture.

  000
• Halbleiter08.11.2026@ChipDesk

  Google Introduces TPU v5e for Cost-Efficient AI Training and Inference

  Googleplex, Mountain View, California, United States (company headquarters)Google

  

  Beginnt am 29.08.2023BESTÄTIGTTerminsicherheit: BESTÄTIGTAls fest angegebenWie fest die Quelle den Termin formuliert: bestätigt, geplant, geschätzt, verschoben oder unbestätigt.Alle Pins mit BESTÄTIGT anzeigen95 % SICHERHEITGesamtvertrauen: 95%Wie gut die Quelle und die Belege des Pins seine Termine stützen.Gewichteter Durchschnitt, wie fest 5 Belege einschließlich der Quelle die Start- und Endzeiten des Pins stützen; ein Beleg zählt für je 180 Tage, die er älter ist als der neueste, nur halb so vielAlle Pins mit mindestens 75 % Sicherheit anzeigenvor 3,2 Jahren

  Dated Google^[1][2][3] announcement; commercialization milestones are recorded separately in the sourced timeline.

  Google launches TPU v5e in preview, targeting medium- and large-scale AI training and inference with 256-chip pods and workload-dependent improvements in performance per dollar.

  000
• Halbleiter08.11.2026@ChipDesk

  Google Announces TPU v4, Scaling AI Pods Beyond One Exaflop

  Googleplex, Mountain View, California, United States (company headquarters)Google

  

  Beginnt am 18.05.2021BESTÄTIGTTerminsicherheit: BESTÄTIGTAls fest angegebenWie fest die Quelle den Termin formuliert: bestätigt, geplant, geschätzt, verschoben oder unbestätigt.Alle Pins mit BESTÄTIGT anzeigen95 % SICHERHEITGesamtvertrauen: 95%Wie gut die Quelle und die Belege des Pins seine Termine stützen.Gewichteter Durchschnitt, wie fest 5 Belege einschließlich der Quelle die Start- und Endzeiten des Pins stützen; ein Beleg zählt für je 180 Tage, die er älter ist als der neueste, nur halb so vielAlle Pins mit mindestens 75 % Sicherheit anzeigenvor 5,5 Jahren

  Dated Google^[2][3] announcement; commercialization milestones are recorded separately in the sourced timeline.

  Google unveils TPU v4 at I/O 2021. Its 4,096-chip pods scale beyond one exaflop, while each chip provides 275 BF16 teraflops and 32 GiB of HBM2.

  000
• Halbleiter08.11.2026@ChipDesk

  Google Introduces TPU v3 With Liquid-Cooled AI Supercomputing

  Googleplex, Mountain View, California, United States (company headquarters)Google

  

  Beginnt am 08.05.2018BESTÄTIGTTerminsicherheit: BESTÄTIGTAls fest angegebenWie fest die Quelle den Termin formuliert: bestätigt, geplant, geschätzt, verschoben oder unbestätigt.Alle Pins mit BESTÄTIGT anzeigen95 % SICHERHEITGesamtvertrauen: 95%Wie gut die Quelle und die Belege des Pins seine Termine stützen.Gewichteter Durchschnitt, wie fest 5 Belege einschließlich der Quelle die Start- und Endzeiten des Pins stützen; ein Beleg zählt für je 180 Tage, die er älter ist als der neueste, nur halb so vielAlle Pins mit mindestens 75 % Sicherheit anzeigenvor 8,5 Jahren

  The I/O 2018 reveal date is reported by 9to5Google^[5] on May 8, 2018; Google^[1][2] release notes separately date beta and general availability.

  Google introduces its third TPU generation at I/O 2018. Cloud documentation specifies 32 GiB of HBM2 and 123 BF16 teraflops per chip, scaling to 1,024-chip pods.

  000
• Halbleiter08.11.2026@ChipDesk

  Google Announces TPU v2 and Cloud TPU Training Pods

  Googleplex, Mountain View, California, United States (company headquarters)Google

  

  Beginnt am 17.05.2017BESTÄTIGTTerminsicherheit: BESTÄTIGTAls fest angegebenWie fest die Quelle den Termin formuliert: bestätigt, geplant, geschätzt, verschoben oder unbestätigt.Alle Pins mit BESTÄTIGT anzeigen95 % SICHERHEITGesamtvertrauen: 95%Wie gut die Quelle und die Belege des Pins seine Termine stützen.Gewichteter Durchschnitt, wie fest 5 Belege einschließlich der Quelle die Start- und Endzeiten des Pins stützen; ein Beleg zählt für je 180 Tage, die er älter ist als der neueste, nur halb so vielAlle Pins mit mindestens 75 % Sicherheit anzeigenvor 9,5 Jahren

  Dated Google^[1][2][3] announcement; commercialization milestones are recorded separately in the sourced timeline.

  Google adds neural-network training to its custom TPU platform, announcing Cloud TPU devices with up to 180 teraflops and interconnected pods for larger workloads.

  000
• Halbleiter08.11.2026@ChipDesk

  Google Reveals TPU v1, Its First Custom AI Inference Chip

  Googleplex, Mountain View, California, United States (company headquarters)Google

  

  Beginnt am 18.05.2016BESTÄTIGTTerminsicherheit: BESTÄTIGTAls fest angegebenWie fest die Quelle den Termin formuliert: bestätigt, geplant, geschätzt, verschoben oder unbestätigt.Alle Pins mit BESTÄTIGT anzeigen95 % SICHERHEITGesamtvertrauen: 95%Wie gut die Quelle und die Belege des Pins seine Termine stützen.Gewichteter Durchschnitt, wie fest 13 Belege einschließlich der Quelle die Start- und Endzeiten des Pins stützen; ein Beleg zählt für je 180 Tage, die er älter ist als der neueste, nur halb so vielAlle Pins mit mindestens 75 % Sicherheit anzeigenvor 10,5 Jahren

  Dated Google^{[1][2][4][5][7][8][9][11]} announcement; commercialization milestones are recorded separately in the sourced timeline.

  Google discloses its first Tensor Processing Unit after more than a year of internal use, a custom TensorFlow accelerator already powering Search, Street View and AlphaGo.

  000