AI Accelerators：今後の日程

最近

• 半導体2026/11/08@ChipDesk

  Google Announces TPU 8i for Low-Latency AI Inference

  Googleplex, Mountain View, California, United States (company headquarters)Google

  

  開始 2026/04/22確定日付の確度: 確定確定として発表情報源が日付をどれだけ確定的に述べているか：確定、予定、推定、延期、未確認。「確定」のピンをすべて表示確度 95%総合信頼度: 95%ピンの情報源と参照がその日付をどれだけ裏付けているか。出典を含む 6 件の資料がピンの開始・終了時刻をどれだけ強く裏付けているかの加重平均。最新の資料より180日古くなるごとに重みは半分になります確度75%以上のピンをすべて表示200 日前

  Dated Google^[2][3] announcement; commercialization milestones are recorded separately in the sourced timeline.

  Google announces its inference-focused eighth-generation TPU, combining 288 GB of HBM, 384 MB of on-chip SRAM and Boardfly networking across up to 1,152 chips. Availability is still listed as coming soon.

  000
• 半導体2026/11/08@ChipDesk

  Google Announces TPU 8t for Frontier AI Training

  Googleplex, Mountain View, California, United States (company headquarters)Google

  

  開始 2026/04/22確定日付の確度: 確定確定として発表情報源が日付をどれだけ確定的に述べているか：確定、予定、推定、延期、未確認。「確定」のピンをすべて表示確度 95%総合信頼度: 95%ピンの情報源と参照がその日付をどれだけ裏付けているか。出典を含む 6 件の資料がピンの開始・終了時刻をどれだけ強く裏付けているかの加重平均。最新の資料より180日古くなるごとに重みは半分になります確度75%以上のピンをすべて表示200 日前

  Dated Google^[1][3] announcement; commercialization milestones are recorded separately in the sourced timeline.

  Google announces the training-focused half of its eighth TPU generation: 9,600-chip superpods, native FP4, 216 GB of HBM per chip and Axion hosts. The current product page lists it as coming soon.

  000
• 半導体2026/11/08@ChipDesk

  Google Unveils Ironwood, Its Seventh-Generation TPU

  Googleplex, Mountain View, California, United States (company headquarters)Google

  

  開始 2025/04/09確定日付の確度: 確定確定として発表情報源が日付をどれだけ確定的に述べているか：確定、予定、推定、延期、未確認。「確定」のピンをすべて表示確度 95%総合信頼度: 95%ピンの情報源と参照がその日付をどれだけ裏付けているか。出典を含む 6 件の資料がピンの開始・終了時刻をどれだけ強く裏付けているかの加重平均。最新の資料より180日古くなるごとに重みは半分になります確度75%以上のピンをすべて表示1.6 年前

  Dated Google^[2][3] announcement; commercialization milestones are recorded separately in the sourced timeline.

  Google announces Ironwood for large-scale inference, later documented as TPU7x for both training and inference, with 192 GiB of HBM per chip and pods of up to 9,216 chips.

  000
• 半導体2026/11/08@ChipDesk

  Google Unveils Trillium, Its Sixth-Generation TPU

  Googleplex, Mountain View, California, United States (company headquarters)Google

  

  開始 2024/05/14確定日付の確度: 確定確定として発表情報源が日付をどれだけ確定的に述べているか：確定、予定、推定、延期、未確認。「確定」のピンをすべて表示確度 95%総合信頼度: 95%ピンの情報源と参照がその日付をどれだけ裏付けているか。出典を含む 7 件の資料がピンの開始・終了時刻をどれだけ強く裏付けているかの加重平均。最新の資料より180日古くなるごとに重みは半分になります確度75%以上のピンをすべて表示2.5 年前

  Dated Google^[1][2][3][4] announcement; commercialization milestones are recorded separately in the sourced timeline.

  Google announces Trillium (TPU v6e), with 4.7 times the peak compute per chip of TPU v5e, double its HBM capacity and a claimed improvement of over 67% in energy efficiency.

  000
• AI2026/11/06@ChipDesk

  インテル、Intel Vision 2024 で Gaudi 3 AI Accelerator を発表

  Intel

  

  開始 2024/04/09確定日付の確度: 確定確定として発表情報源が日付をどれだけ確定的に述べているか：確定、予定、推定、延期、未確認。「確定」のピンをすべて表示確度 81%総合信頼度: 81%ピンの情報源と参照がその日付をどれだけ裏付けているか。出典を含む 5 件の資料がピンの開始・終了時刻をどれだけ強く裏付けているかの加重平均。最新の資料より180日古くなるごとに重みは半分になります確度75%以上のピンをすべて表示2.6 年前

  インテル ビジョン 2024 に関するインテル独自のニュースルーム リリースでは、2024 年 4 月 9 日に Gaudi 3 AI アクセラレーターが紹介されます。^[1]

  インテルは、2024 年 4 月 9 日にインテル ビジョンで Gaudi 3 AI アクセラレーターを発表しました。これは、エンタープライズ生成 AI 向けにインテルが Nvidia の H100 に対して提案した、24 個のオンボード 200 Gb イーサネット ポートを備えた 5 nm パーツです。

  000
• 半導体2026/11/08@ChipDesk

  Google Announces TPU v5p and the AI Hypercomputer

  Googleplex, Mountain View, California, United States (company headquarters)Google

  

  開始 2023/12/06確定日付の確度: 確定確定として発表情報源が日付をどれだけ確定的に述べているか：確定、予定、推定、延期、未確認。「確定」のピンをすべて表示確度 95%総合信頼度: 95%ピンの情報源と参照がその日付をどれだけ裏付けているか。出典を含む 5 件の資料がピンの開始・終了時刻をどれだけ強く裏付けているかの加重平均。最新の資料より180日古くなるごとに重みは半分になります確度75%以上のピンをすべて表示2.9 年前

  Dated Google^[1][2][3] announcement; commercialization milestones are recorded separately in the sourced timeline.

  Google announces its performance-focused fifth-generation TPU, scaling to 8,960-chip pods with 96 GiB of physical HBM per chip, alongside its integrated AI Hypercomputer architecture.

  000
• 半導体2026/11/08@ChipDesk

  Google Introduces TPU v5e for Cost-Efficient AI Training and Inference

  Googleplex, Mountain View, California, United States (company headquarters)Google

  

  開始 2023/08/29確定日付の確度: 確定確定として発表情報源が日付をどれだけ確定的に述べているか：確定、予定、推定、延期、未確認。「確定」のピンをすべて表示確度 95%総合信頼度: 95%ピンの情報源と参照がその日付をどれだけ裏付けているか。出典を含む 5 件の資料がピンの開始・終了時刻をどれだけ強く裏付けているかの加重平均。最新の資料より180日古くなるごとに重みは半分になります確度75%以上のピンをすべて表示3.2 年前

  Dated Google^[1][2][3] announcement; commercialization milestones are recorded separately in the sourced timeline.

  Google launches TPU v5e in preview, targeting medium- and large-scale AI training and inference with 256-chip pods and workload-dependent improvements in performance per dollar.

  000
• 半導体2026/11/08@ChipDesk

  Google Announces TPU v4, Scaling AI Pods Beyond One Exaflop

  Googleplex, Mountain View, California, United States (company headquarters)Google

  

  開始 2021/05/18確定日付の確度: 確定確定として発表情報源が日付をどれだけ確定的に述べているか：確定、予定、推定、延期、未確認。「確定」のピンをすべて表示確度 95%総合信頼度: 95%ピンの情報源と参照がその日付をどれだけ裏付けているか。出典を含む 5 件の資料がピンの開始・終了時刻をどれだけ強く裏付けているかの加重平均。最新の資料より180日古くなるごとに重みは半分になります確度75%以上のピンをすべて表示5.5 年前

  Dated Google^[2][3] announcement; commercialization milestones are recorded separately in the sourced timeline.

  Google unveils TPU v4 at I/O 2021. Its 4,096-chip pods scale beyond one exaflop, while each chip provides 275 BF16 teraflops and 32 GiB of HBM2.

  000
• 半導体2026/11/08@ChipDesk

  Google Introduces TPU v3 With Liquid-Cooled AI Supercomputing

  Googleplex, Mountain View, California, United States (company headquarters)Google

  

  開始 2018/05/08確定日付の確度: 確定確定として発表情報源が日付をどれだけ確定的に述べているか：確定、予定、推定、延期、未確認。「確定」のピンをすべて表示確度 95%総合信頼度: 95%ピンの情報源と参照がその日付をどれだけ裏付けているか。出典を含む 5 件の資料がピンの開始・終了時刻をどれだけ強く裏付けているかの加重平均。最新の資料より180日古くなるごとに重みは半分になります確度75%以上のピンをすべて表示8.5 年前

  The I/O 2018 reveal date is reported by 9to5Google^[5] on May 8, 2018; Google^[1][2] release notes separately date beta and general availability.

  Google introduces its third TPU generation at I/O 2018. Cloud documentation specifies 32 GiB of HBM2 and 123 BF16 teraflops per chip, scaling to 1,024-chip pods.

  000
• 半導体2026/11/08@ChipDesk

  Google Announces TPU v2 and Cloud TPU Training Pods

  Googleplex, Mountain View, California, United States (company headquarters)Google

  

  開始 2017/05/17確定日付の確度: 確定確定として発表情報源が日付をどれだけ確定的に述べているか：確定、予定、推定、延期、未確認。「確定」のピンをすべて表示確度 95%総合信頼度: 95%ピンの情報源と参照がその日付をどれだけ裏付けているか。出典を含む 5 件の資料がピンの開始・終了時刻をどれだけ強く裏付けているかの加重平均。最新の資料より180日古くなるごとに重みは半分になります確度75%以上のピンをすべて表示9.5 年前

  Dated Google^[1][2][3] announcement; commercialization milestones are recorded separately in the sourced timeline.

  Google adds neural-network training to its custom TPU platform, announcing Cloud TPU devices with up to 180 teraflops and interconnected pods for larger workloads.

  000
• 半導体2026/11/08@ChipDesk

  Google Reveals TPU v1, Its First Custom AI Inference Chip

  Googleplex, Mountain View, California, United States (company headquarters)Google

  

  開始 2016/05/18確定日付の確度: 確定確定として発表情報源が日付をどれだけ確定的に述べているか：確定、予定、推定、延期、未確認。「確定」のピンをすべて表示確度 95%総合信頼度: 95%ピンの情報源と参照がその日付をどれだけ裏付けているか。出典を含む 13 件の資料がピンの開始・終了時刻をどれだけ強く裏付けているかの加重平均。最新の資料より180日古くなるごとに重みは半分になります確度75%以上のピンをすべて表示10.5 年前

  Dated Google^{[1][2][4][5][7][8][9][11]} announcement; commercialization milestones are recorded separately in the sourced timeline.

  Google discloses its first Tensor Processing Unit after more than a year of internal use, a custom TensorFlow accelerator already powering Search, Street View and AlphaGo.

  000