Pins zu tag:"Google TPU"

Google stellt seine erste Tensor Processing Unit nach mehr als einem Jahr interner Nutzung vor, einen benutzerdefinierten TensorFlow-Beschleuniger, der bereits Search, Street View und AlphaGo antreibt.

Google erweitert seine benutzerdefinierte TPU-Plattform um neuronale Netzwerkschulungen und kündigt Cloud-TPU-Geräte mit bis zu 180 Teraflops und miteinander verbundenen Pods für größere Arbeitslasten an.

Google stellt auf der I/O 2018 seine dritte TPU-Generation vor. Die Cloud-Dokumentation gibt 32 GiB HBM2 und 123 BF16-Teraflops pro Chip an, was einer Skalierung auf 1.024-Chip-Pods entspricht.

Google stellt TPU v4 auf der I/O 2021 vor. Seine 4.096-Chip-Pods skalieren über einen Exaflop hinaus, während jeder Chip 275 BF16-Teraflops und 32 GiB HBM2 bereitstellt.

Google bringt TPU v5e in der Vorschau auf den Markt und zielt auf mittleres und großes KI-Training und Inferenz mit 256-Chip-Pods und arbeitslastabhängigen Leistungsverbesserungen pro Dollar ab.

Google kündigt seine leistungsorientierte TPU der fünften Generation an, die neben seiner integrierten KI-Hypercomputer-Architektur auf 8.960-Chip-Pods mit 96 GiB physischem HBM pro Chip skaliert.

Google kündigt Trillium (TPU v6e) mit der 4,7-fachen Spitzenleistung pro Chip von TPU v5e, der doppelten HBM-Kapazität und einer angeblichen Verbesserung der Energieeffizienz um über 67 % an.

Google kündigt Ironwood für groß angelegte Inferenz an, später dokumentiert als TPU7x für Training und Inferenz, mit 192 GiB HBM pro Chip und Pods mit bis zu 9.216 Chips.

Google kündigt die trainingsorientierte Hälfte seiner achten TPU-Generation an: 9.600-Chip-Superpods, natives FP4, 216 GB HBM pro Chip und Axion-Hosts. Auf der aktuellen Produktseite wird es als „in Kürze verfügbar“ aufgeführt.

Google kündigt sein inferenzorientiertes TPU der achten Generation an, das 288 GB HBM, 384 MB On-Chip-SRAM und Boardfly-Netzwerk auf bis zu 1.152 Chips kombiniert. Die Verfügbarkeit wird weiterhin als „bald verfügbar“ angegeben.